SystemVerilogによるFPGA/ディジタル回路設計入門

39.80 SGD
Member Price
35.82

Product Description

HDLは、高い抽象度でハードウェアの動作を記述することを目的に開発されました。本書は、順序同期回路をSystemVerilogで記述しLSIやFPGAに実装したい設計者向けに、設計事例をもとに解説しています。

Available to Order

Usually dispatches within 3-4 weeks

While every attempt has been made to ensure stock availability, occasionally we may run out of stock at our stores.

Free domestic shipping on orders over 50.00SGD

Discount is applied at checkout.

Recently Viewed Items

Related Products